Searching PAJ

BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-070203

(43)Date of publication of application: 10.03.1998

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 H01L 27/115

(21)Application number: 08-310708

(71)Applicant: PROGRAMMABLE MICROELECTRON CORP

(22)Date of filing:

21.11.1996

(72)Inventor: CHANG SHANG-DE T

(30)Priority

Priority number: 95 560249

Priority date : 21.11.1995

Priority country: US

95 577405

22.12.1995

96 744699


31.10.1996

US

US

(54) PMOS SINGLE-POLY NONVOLATILE MEMORY STRUCTURE

PROBLEM TO BE SOLVED: To provide a non volatile memory cell which can realize programming and erasing with a lower voltage. SOLUTION: A P-channel single-poly non volatile memory having P+ source, P+ drain and a channel extending between these source and drain is formed within an N well 12. A polysilicon floating gate 26 extending on the upper side is isolated from the N well 12 by a thin oxide film. A P-type diffused region 72 is formed in a part of the ${\bf N}$ well 12 at the lower side of the floating gate and thereby it is capacitively coupled with the floating gate. An N-type diffused region 74 functioning as the control gate of this cell is formed in this P-type diffused region 72. This P-type diffused region 74 electrically isolates the control gate from the N well 12 so that the voltage exceeding the voltage applied to the N well 12 can be applied to the control gate without generation of a current path to the N well 12 from the control gate.



LEGAL STATUS

[Date of request for examination]

17.07.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2951605

[Date of registration]

09.07.1999

[Number of appeal against examiner's decision of

rejection

(19)日本国特的/广(J·P)

02 公開特許公報(A)

(II) **特計出版**公開業月 特別平10-70203

(43)公開日 平成10年(1988) 8 月10日

(51) let. CL ¹	美 家配身	广内重视春身	F i		技術表示箇所
HO11. 21/8247 25/788		Control of the Contro	H011 29/7 27/1	78 871 10 434	Market and The Theory (C.C.)
29/792 27/115			नस्क	बहुर विश्व हैं हैं। न	

事建設求 有 赞求项の数17 OL (全 27 页)

(21) 出版2月	₩¥8 310708	(71) 出版人。596164700
(22) 出胸日	平成8年(1996)11月27日	プログラマブル マイクロエレクトロニク ス コーボレイション
(31) 優先権主張委将 (32) 優先日 (33) 優先権主要国	1896年11月21日	PROGRAMMABLE MICROE LECTRONICS CORPORATION
(31) 優先権主張部号 (32) 優先日	米国(US) 08×677406 1985年12月22日	アメリカ合衆国。 ガリウォルニア 95131、 サン ノゼ、 リダー パーラ ドライブ、1850
(33) 優先隊主要国 (31) 優先隊主要參考 (32) 優先日	米国(US) 08/744699 1998年10月31日	(70発明者 シャンーデ ティー・ チャン アメリカ合衆国。 カリフォルニア 94539。 フリモント。 サウザーランド
(23) 優先権主張国	米国 (US)	ウエイ 43976 (74)代選人 弁徳士 小橋 一男 (941名)


(54) 【発明の名称】 PMOS単一ポリ非揮発性メモリ総成体

(57) [要約]

【課題】 改良したPチャンネル単一ポリメモリセルを 提供することを目的とする。

【解決手段】 P+ソース(20) とP+ドレイン(22) 及びそれらの間に延在するチャンネル(30) を具備するPチャンネル単一ポリ非揮発性メモリ(10) がNウエル(12) 内に形成されている。上側に存在するポリシリコンフローティングゲート(26) は寒い酸化物層(34) によってNウエルから分離されている。フローティングゲート下側のNウエルの一部の中にP型拡散領域(72) が形成されており、それによりフローティングゲートと容量結合されている。このP型拡散領域

内に本セルの制御ゲート(3.5)として機能するN型拡 数領域(7.4)が形成されている。このP型拡散領域 は、制御ゲートからNウエル人の電流経路を発生させる ことなしにNウエルに印加した電圧を超える電圧を制御 ゲートを印加することが可能であるように、制御ゲート をNウエルから電気的に分離させている。



【特許請求の範囲】

【請求項 ii】 ドチャンネル非揮発性メモリセルにおい

Nウエル内に形成じたローソース及びドードレイン、 対記シースと前記ドレインとの間に延在するチャンネール。

前記チャンネルの上側に設けたフローディングゲート 前記ドウエル内に形成されており且つ前記フローディン グゲートの第一部分の下側に設けられており本セルの制 節ゲートとして機能する第一拡数領域。

前記 Nヴェル内に形成されており且つ前記 フローティングゲートの第二部分の下側に設けられており本セルの消 エゲートといて使能する第三拡散領域、を有することを特徴とするメモリセル。

【請求項2】 請求項1 において、前記メモリセルが前記トレインから前記フローディングゲートへの電子のドンネル動作によって及び前記トレインに近接した前記チャンネルのご部から前記フローティングゲートへのホットエレクドロンの注入によってプログラムされることを特徴とするメモリセル。

【請求項 3】 請求項 2 おいて、本 メモリセルが、約 5 5 Vの第一電圧を耐ごドレイン 人印加し、約 1 0 V を耐記制御ケートへ印加し、前記 ソースをフローティンク電圧へ結合させ、且つ前記 Nウエルを接地させることによってプログラムされることを特徴とするメモリセル。

【請求項 4】 請求項 1 において、本メモリセルが前記 フローティングゲートから前記消去ゲートへの電子のトンネル動作によって消去されることを特徴とするメモリセル。

【請求項5】 請求項4 において、本メモリセルが、約 - 5、5 V を前記制御ゲートへ印加し、約8 V を前記選 去ゲートへ印加し、且つ前記ソース、前記ドレイン及び 前記 N ウェルをフローティング電圧へ結合させることに よって消去されることを特徴とするメモリセル。

【請求項 6】 請求項 1 において、前記制御ゲートが N型であることを特徴とするメモリセル。

【請求項7】 請求項1 において、前記済去ゲートがP 聖であることを特徴とするメモリセル。

【請求項目】 請求項1において、前記消去ゲートがN型であることを特徴とするメモリセル。

【請求項 9】 請求項 1 において、更に、前記 Nウエル内に形成した第三拡散領域が設けられており、前記第三拡散領域が設けられており、前記第三拡散領域は前記消去ゲートの等電型と反対の等電型のものであり、前記第五大・下が前記第三拡散領域内に形成されており、その際に前記第三拡散領域が前記消去ゲートを前記 Nウエルから電気的に分離していることを特徴とするメモリセル。

【請求項 1 0 】 請求項9において、前記第三拡散領域 がP型であることを特徴とする文字(リセ)に 【請求項11】 請求項9において、前記第三拡散領域 がN型であることを特徴とするメモリセル。

【請求項1.2】 請求項1において、更に、前記Nの定ル内に第三拡散領域が形成されており、前記第三拡散領域が形成されており、前記第三拡散領域は、前記制御ケートの等電型と反対の導電型のものであり、前記制御ケートは前記第三拡散領域が前記制御ケードを前記Nウエルから電気的に分離していることを特徴とするメモリセル。

(請求項13) 請求項12において、前記第三拡設領 対がP型であることを特徴とするメモリセル。

【請求項 1-4】 請求項目において、更に、前記Nウエル内に第四拡散領域が形成されており、前記第四拡散領域は前記制御ケートの導電型と反対の等電型のものであ、り、前記制御ゲートは前記第四拡散領域内に形成されており、その際に前記第四拡散領域は前記制御ゲートを前記Nウエルから電気的に分離していることを特徴とするメモリセル。

【請求項15】 請求項1.4において、前記第四拡散額 /域がB型であることを特徴とするメモリセル。

【請求項16】 請求項14において、前記第三拡散領。 粒がN型であることを特徴とするメモリセル。

「請求項1プ)、請求項14において、前記第三拡散領 「ダがP型であることを特徴とするメモリセル。

【発明の詳細な説明】

[0001]

(発明の属する技術分野) 本発明は、大路、メモリゼル に関するものであって、更に詳細には、Pチャンネル単 ーポリメモリセルに関するものである。

[00:02]

【従来の技術】標準的な論理プロセスペメモリセルを組 込む場合に、論理回路を製造する場合に典型的に使用さ れる単一ポリプロセスを変更することなしにそのことを: 行なうことが望ましい。このような願望の結果、P型基。 板内に形成したN+ソース領域及びN+トレイン領域 と、P+ソース領域とP+ドレイン領域との間に延在す るチャンネル領域の上側に存在するポリシリコンゲート とを具備する単一ポリメモリセルが開発された。P型基 板内に形成したN型拡散領域は、制御ゲートとして機能 し、且つ薄い酸化物層を介してフローディングゲードへ 容量的に結合されている。該酸化物層は、N+Fレイン に近いその一部内に開口させた電子のトンネル動作を容 思とさせるためのトンネル窓を有している。この単一ボ リセルの制御ゲート及びプローティングゲートはより伝 一統的なスタックトゲートメモリセルのものと同様の態格。 でコンデンサを形成しているので、この単一ポリセル は、二重ポリセルの場合と同様の態様でプログラム(含 込)。消去及び請取を行なうことが可能である。即ち、 プログラミング即ち書込は、フローティングゲートから *基板への電子のドンネル動作によって行なわれ、一方道** 去は基板ンドレイン領域からフローティングゲードへの 電子のトンネル動作によって行なわれる。

(たのの31上近したNチャンネル単一ポリメモリセルは、例えば高々20Vとなる場合のある高いプログラミング電圧及び消去電圧を必要とするという欠点を有している。これらの高いプログラミング電圧及び消去電圧は、このようなメモリセルの寸法を選歩させることの可能な範囲を制限している。

[0004]

【発明が解決しようとする課題】本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、改良した半路体メモリ構成体を提供することを目的とする。本発明の別の目的とするところは、従 来技術と比較して低い電圧でプログラミング及び消去を 行なうごとの可能な非理発性メモリセルを提供すること を目的とする。

[0005]

【課題を解決するための手段】本発明によれば、 P+ツ ース領域とP+ドレイン領域と、それらの間に延在する。 チャンネルとを具備するRチャンネル単一ポリ非理発性 メモリセルがN型ウエル(Nウエル)内に形成される。 チャンネルの上側に薄い酸化物層を設け、且つ、ある実 施側においては、Nウエルのかなりの部分にわたって薄 い酸化物層を設ける。トンネル用酸化物の上側にポリシ リコンフローティングゲートが設けられている。フロー ディシグゲートの下側に位置しNウエルの一部の中にP 型拡散領域が形成されており、それは、フローティング ゲートと容量的に結合されている。このP型拡散領域内 に本セルの制御ゲートとして機能するN型拡散領域が設 けられている。このP型拡散領域は制御ゲートをNウエ ルから電気的に分離している。 制御ゲート から N ウエル への電流経路を形成することなしにNウエルへ印加させ るものを超えた電圧を制御ゲートへ印加させることが可 能である。

【0006】プログラミング即ち書込は、チャンネルか らフローティングゲートへの電子のトンネル動作を発生 させるようにソース領域とドレイン領域とをバイアスさ せた状態で、制御ゲートを介して十分な電圧をフローテ イングゲート人結合させることによって行なうことが可 能である。、嫌つかの実施例においては、フローティング ゲートからチャンネル及びソース領域及びドレイン領域・ への電子のトンネル動作によって消去が行なわれる。更 にその他の実施例においては、フローティングゲートの 下側に設けられており且つトンネル酸化物層によってフ ローティングゲートから分離されている付加的なP型拡 散領域が本メモリセルの消去ケートとして機能する。こ のような実施例においては、メモリセルの消去は、プロ ーティングゲートから消去ゲートへ電子をトンネル動作。 させることによって行なうことが可能である。 [0007]

【発明の実施の形態】図1万宝々を参照すると、Pチャンネル単一ボリメモリセル10かP型基板14内に設けられたNウエル12内に形成されており且つPチャンネル記憶(倍納)トランジスタ16とPチャンネル選択トランジスタ18とを育している。P+拡散領域20は記憶トランジスタ16のソースとして機能し、P+拡散領域22は記憶トランジスタ16のドレイン及び選択トランジスタ18のツースの両方として機能し、且つビット独BLへ結合されているP+拡散領域24は選択ドラシンスタ24のドレインとして機能する。ボリシリコンゲート26及び28は天々セル10のフローディングゲート及び選択ケートとして機能する。

【OOO8】P.型理达拡散層3.5はセル1.0の制御が主 トとして機能する。コンタクト領域3.8がフローティン グゲート2.6内及びフローティングゲート2.6と制御が ート3.6との間に介在されている酸化物層40内に開口 されており、埋込制御ゲート35との電気的コンタグト (接触)を行なうことを可能としている。 好通には80 乃至130人の厚さであるトンネル酸化物層3.4はチャ ンネル3 ロの上側に延在することが可能であり、圧つシ - ス20及びドレイン22のがなりの部分にわたって延 在することが可能である。約80万至350人の厚きの 酸化物層40がフローティングゲート26とP拡散領域。 3.6との間に設けられている。注意すべきことである が、従来のNチャンネル単一ポリEEPROMセルと異 なり、トンネル酸化物層34内にトンネル窓を開口する。 ことは必要ではない。制御ゲート35人パイアス電圧を 印加すると、記憶トランジスタ16のソース20とドレ イン22との間に延在するチャンネル30を向上させ、 且つ選択ゲート 28 ヘパイアス電圧を印加すると、選択 トランジスタ18のソース22とドレイン24との間に 延在するチャンネル32を向上させる。

【0009】フローティングが、ト2-6と制御ゲート3-6とは従来のNチャンネルEEPROMセルのものと同様の態様でMOSコンデンサを形成している。フローディングゲート2-6が充電されていない場合には、セル1-0は6-4:50のスレッジュホールド電圧V+を有している。

【0010】セル10の動作は以下の如くである。セル10をプログラム即ち書込を行なうためには、ビットはBL及び選択ゲート28を接地し、一方ソース20及びNウエウル12を約8Vに保持する。約8.5Vを制御ゲート36へ印加する。P+ソース20からの正に帯電したホールがP+ドレイン22上のより正でない電圧へ、吸引され且フチャンネル領域30を介してP+ドレイン22へ向かって加速する。これらのホールはドレイン22近傍の空乏層内の電子と衝突する。結果的に発生する。衝突イオン化から発生される高エネル半電子はフロニティングゲート26上の正の電圧によって吸引され(約7.5Vが制御ゲート36、ツース20、チャンネル領

国30及びドレイン22を介してそれに対して否重結合されている) 国 フドレイン空芝層からフローティングゲート25内へ近入される。その結果プローディングゲート22上に得られる負の電荷はチャンネル領域12を空芝状態とさぜる。ある実施側においては、記憶ドランジスタ16は、そのプログラムされた状態においては、内で、日本美術側においては、電流制限装置(不図示)がビット発展にな話合され、プログラミング電流がわ100μAを超えることを防止し、その際にプログラミング期間中における電力消費を制限する。

【0011】セル10は、選択ゲート26及び制御ゲート36を接地した状態で、約18Vをビット韓BL、P+ツース20、Nウエル12へ印加するごとによって消去される。電子がトンネル動作用酸化物層3年の全長を介してフローディングゲートからチャンネル30、ツース20及びドレイン22内へトンネル動作し、その際に記憶トランジスタ16のズレッシュホール下電圧をその通常の消去された状態の値である。4Vへ復帰させる。注意すべきことであるが、電子はフローディングゲート26からトンネル動作し、その際に、ドレイン22上の電圧が約18Vであるがまたはそれを超える場合にのみ、セル10を消去する。

【0012】別の実施別においては、セル・ロは、選択 ゲート26を接地じ且つ打ー・10Vを制御ゲート36へ 印加した状態で、約8Vをピット録号に、ア・ソース2 ロ及びハウエル12へ印加することによって消去することが可能である。 前に説明したものと同一の語様でもル1 のを消去させるこれらの消去重圧の印加は効果的により低い消去電圧を必要とする。

【0013】セル10の読取を行なう場合には、約(V oc= 2V) の読取電圧を制御ゲード35ペ印加し且つVccをP+ソース20及びNウエル12へ印加する。 選択 ゲート20を接地する。Vooより低い電圧をビットはB しを介してP+ドレイン1.6人印加する。セル1.0 は、 それがプログラムされている場合にのみ、即ちフローテ イングゲート26内に負の電荷が格納されている場合に のみ、チャンネル電流を導通させる。従って、フローテ イングゲート2.6が負に帯電されている場合に読取電流 はセル10を介して流れるので、プログラム即ち書込が 行なわれているセル10は従来のNチャンネルEEPR OMセルの特性であった訪取接証問題をこうむることは ない。更に、セルルのが消去状態にある場合には、 ーティングゲート26上の電圧は常にトレイン22上の **電圧よりも低い。このように、セルキのは消去状態にお**っ いて訪取擾乱問題を発生することはない。

、「COD 14】 セルド OIC対する上述した誘取、消去及び フログラミング(書込)パイアス条件に対する評審可能 な範囲を以下の表すに与えである。

【0015】 【表1】

塩気的パイプス条件									
5− k	ビット線	進択ゲート	ソース	スツェル	例如ゲート				
プログラム	6V	OV	5-15V	5 - 15V	ū 15 V				
治 夫 (オプションじ	з ку	OV	9 asv	3 – 15Y	3.7) 48 5V				
消 (イブジョン2)	15 - 22 V	ov	15 - 22V	15 23V	nν				
20 No.	V., #104	ΰy	v _{ise} .	Yee	ሀ/ንድ.ም _{ርና}				

【OO:16】セル1 Oの上述した動作は、従来のNチャンネル単一ボリ半導体メモリセルを超えた利点を得るためにPMO S特性を利用している。Pチャンネル装置に対する特性ゲート電流はNチャンネル装置のそれの約5 O倍である。従って、典型的にフローティングゲートを充電させるだめに約0、5mAのプログラミング電流を必要とするに過ぎない。従来のNMOS EEPROMセルと異なり、セル1 Oは単に数リAのプログラミング電流を必要とするに過ぎない。従来のNMOS非揮発性メモリセル(例えばEPROM、EEPROM、ブラッシュ)のものよりも1桁を超えた大きさのドきなフログラミング電流が必要とされるに過ぎないということは、プログラミング即ち書込期間中の電力消費を減少させることを可能

とするばかりか、頁書込、即ち関連するメモリアレイ 《不図示》の1.行内の複数個のセル.1.0に多数の1.を同 時的に書き込むことを可能とする。

1001.7.1 従来のNMOS非理発性メモリセルのチャンネルは、電子のトンネル動作を介してのプログラミンク及び消去期間中に必要とされるアーウェル/Nナドレイン接合を横断しての典型的に高い送バイアス電圧(及びその結果発生する高電界)に耐える十分に長いものでなければならないことが公知である。その結果、破壊的な接合ストレスを発生させることなしにこのような従来の非理発性セルの寸法を更に減少させることは困難である。然しながら、セル10の動作は、プログラミング及び消去期間中にそのNーウェル/アナドレイシ接合を横

断して高い電圧パイアスを必要とするものでも使用する。 ものでもないので(ま)参照)。セルエロのチャンネル 長はそのように制限されるものではない。正に、この特 数はセル10を0、180m技術を使用して製造するこ とを可能とし、その際にもル1.0を従来のハチャンネル ※単三ポリセルよりもよりが型の寸法とさせている。例え ば、セル10は0、5 p m技術を使用した場合に単位的 2.5 p m2 であるが、従来のNチャンネル単一ポリセル は、典型的に、0、50㎡技術を使用した場合には1.6 O u m2 の程度である。更に、消去期間中にこのように、 高い接合バイアスを取り除くことは、効果的に、より耐 ※久性のあり且つ信頼性のあるメモリセルとさせている。 【*DO 1/8】NMO/Sトランジスタのチャンネル長が約。 Di 7 pm以下になると、電子の移動度が飽和すること が知られている。然しながら、PMOS装置において は、ホールの移動度は、チャンネル長が0、7ヵm以下 に減少する場合に抵抗して増加し、且づチャンネル長が 更に減少されると電子の移動度と同等となる。従って記 惟トランジスタ1:6及び選択トランジスタ18のチャン ネル長を最小とさせることは、効果的に、ホールの移動 度を電子の移動度と同等のものとさせ、その際にセル 1 口の読取を行なう速度を増加させることが可能である。 更に、注意すべきことであるが、プログラミングされる と、セル10は深い空芝状態となる。このことは、より 高い読取電流とすることを可能とし、従ってより高速の : 読取速度とすることを可能とする。

【0019】上に説明し且つ表1に示したように、PM OS単一ポリセル10は、プログラミング即ち書込及び 選去動作のために単に約8.5 Vを必要とするに過ぎ ず、そのことは従来のNMOS単一ポリメモリセルのプ ログラミング(書込)及び選去を行なうために20V以 上の電圧が必要とされていたことと対比され、従って、 セル10は標準的な論理プロセスの低電圧動作により容 場に適合させることが可能である。

【10020】セル1/0は、更に、記憶(格納) トランジ

スタ16を多くの異なるスレッシュボールド電圧Vt.レベルのうちのキコトプログラミング即ち書込むことによって二進データの多数のヒットを格納することが可能であり、その場合に、Vt.レベルは、制御ゲート36へ印がされる電圧に依存し、従ってそれによって決定される。このようなマルチレベルスレッシュホールド電圧通

る。このようなマルチレベルスレッシュホールド電圧海用側においては、記憶トランジスタ1.6のスレッシュホールド電圧Vtrを正确に測定することが必要であり、選択トランジスタ1.8のドレイン2.4は、図3日に示したように、高インビーダンス接近尺を介してVook結合されると共に電圧検知回路35人結合される。検知回路35はスレッシュホールド電圧Vtrを正確に決定することを可能とし、従ってセル10内に記憶即ち格納されているマルチレベルデータを正确に決定することを可能とする。

【0021】このようなマルチレベル適用例において は、セル10は、その自然の状態において、約-6~の Vt を有しており、且つそれが完全に充電された状態に おいでは、約9Vのスレッシュホールド乗圧Vtでを有し でいる。プログラミシグ期間中に制御ゲート3.6人印加。 されるプログラム電圧VPとして5V乃至15Vの電圧 範囲を使用して、記憶トランジスタのスレッシュホール ド電圧Vt は約-1Vと9Vとの間に設定することが可 腹である。Vccが約5Vである場合には、スレッシュホ - ルト電圧Vt を変化させることに応答して発生される ビット森BL電圧の範囲は約1万至5~であり、その際 に4∨の範囲を発生する。記憶トランジスタ1:6のスレ ッシュホールド電圧Vt は4mVのインクリメント即ち 増分毎にプログラムすることが可能であるので、 100 ロ個のレベルのプログラミングがセル10の場合に可能 である。マルチレベル適用例に対するセル10のプログ ラミング(書込)、読取及び消去期間中のバイアス条件 に対する許容可能な範囲を以下の表2に示してある。

[0022]

[表2]

i.		市场的"分文条件"					
₽ ₩.	= 19	医队分十	<i>y</i> . z	ハウスル	初節ゲート		
プログラム (オブション)	ov.	σy	5=1bV	b - 15V	8725-, 35- (5-15V)		
プログラム (キンシン2)	ον	ΟV	; <u>10%</u>	b, 15V	73/ ₂ ,		
消 火 パオプション 12	3÷.15¥	ov	a-anv.	.a≔ i5K	375 ∓ ∵-16∨		
調 上 (オフション2)	15 – 28¥	σv	15 – 22V	15 – 227	OV.		
計 (オプション1)	¥.尖木滿	00	V _{CC}	V 50.	υμερν _{ec}		
漢 (オプション2)	₹ ₹₽÷+-2	ÚV.	ÁN.	N. is	90X		

【0.0.2.3】その他の実施例においては、ゼル1.0の構成をより大型のRMOS単一ポリモERROMをル5.0内に組込むことが可能である。図5万玉万を参照すると(注意すべきことであるが、線DーDに沿ってとった断面は図2に示したものと同一であり。従って再度示してはいない)、ゼル5.0がNウェル1.2内に形成されている状態を示してあり。且つそれはセル1.0のソース側にソース選択トランシスタ5.2を有している。セル1.0と5.0とに共通の構成要素には適宜同一の参照番号を付してある。P+拡散領域5.4及び2.0は天々選択トランシスタ5.2のソース及びドレインとして機能する。ポリシリコンゲート5.6は下側に存在するチャンネル領域5.8

を制御する。セル5-0のプログラミング(書込)、消去及び誘取動作は、セルベのに関して上述したものとほぼ同一であり、従ってその詳細な説明は創受する。プログラミング(書込)、消去及び訪取用のバイアス条件に対する評審可能な範囲を以下の表づに示してある。セルコロに対してソース選択ドランジスタ5-2を付加させると、ピット毎にプログラム可能であると共にピット毎に消去可能である自己である。このように、消去の柔軟性が増加される。

[表3]

	ピット検	ドレイン 進択ゲード	ソース 尾沢デート	가무추	Nゥニル	セ // 気後ゲー1
プログラム		Ov	¥		6 – 13 v .	
後 差 (テ/x,y20)	3 – 12 ý	σv	ุล≔เกซ	S - 16V	s – (57.	3乃至 15V
さ、まですがってお	15 22 V	.0v	. 15 22V.	15-22V	15 - 25V	OV
r r	で 末温	υv	ųV	v _{c=}	Yœ	олжу _{гс}

* 0万至 (シース電圧 17)

【0025】セル10に関して上述したのと同様の連様で、セル50はマルチレベルスレッシュホールト電圧通用制において使用することが可能である。このような適用制においては、ドレイン選択トランジスタ18のドレイン24は高インピーダシス抵抗R(不図示)を介じてVのへ結合され且つ電圧検知回路(不図示)へ結合される。その検知回路は、スレッシュホールド電圧以上を正確に決定することを可能とし、従ってセル50両に格納

されているマルチレベルデータを正確に決定することを可能とする。マルチレベル適用例に対するセル5 ロのプログラミング(会込)、読取及び消去期間中のパイアス、条件に対する許容可能な範囲を以下の表4に示してある。

[0025]

[表4]

·	E-MA	ドンゴ 選択ゲー	メース	ν÷z	NOTA	制制学
プログラム (オグシン)	V _D	UY	3-16	3 - 15	v 9÷.76V	- 3乃王 - :5V
プレグラム ttブションと	Ϋ́μ	cv	. n 22	IV 15 22	V 15 – 22V	οŭ
À	CV	CV	*	6 - 15	¥ 3 – €5¥	5 15Y
₽ ¥ (17.001)	, V #15	οv	ov.	Vtc	Vee	0.7.± V.ce
計 以 オプシュンガ	ν ヘ カ・,−,	άy	ζÝ	py	y cr	ar:

半りは (ツース・肚 - 1V)

【0027】本発明に基づく更に別の実施例においては、図8乃至11に示したように、セル60が、ビッド・ は、図8乃至11に示したように、セル60が、ビッド・ は BLへ直接的に結合している記憶ドランジスタ16 と、記憶トランジスタ16のソース20人結合している ソース選択・アンジスタ52を有しており、尚セル1 の、50、60に共通の構成要素には適宜同一の参照番 号が付してある。注意すべきごとであるが、記憶ドラジ ジスタ16のドレイン22は高インピーダンス抵抗Rを 介してVocへ結合させ且つ電圧検知回路35へ結合させ で、記憶ドランジスタ16のプログラムしたスレッシュ

ホールド電圧以上を正確に決定させることを可能とすることが可能である。セルらりはセルミのよりも寸法が小型のものであり。且つ列消去、即ちせクター消去を行なうことを可能としている。セルらの動作はセルミのに関して上述したものと同様である。セルらのプログラミング(書込)、消去及び誘致に対する許容可能なハイアス条件範囲は以下の表写に示してある。「COO28]

ソース マワニル 速だが、ト 制御ゲード プログラム ٥v 5 · 15¥ 5 - 15V ā -- 15V はソションコ 分正グラム IIV 5 - 15V 6 - 15V へ ランプアップ 6 - 16V はプション・) Ä 2 9*1*5 ₹. 3 57 70 ·3 - 15V 3-15V (オブショント) Ħ 士 0.0 15. 22V. 15-22VÛ٧ #15×272 v_{cc} <u>نار</u>ت D. V。未造 F 20

* 05 (* (クリス制に、10)

【0029】セル・Oに関して上述したものと同一の起様で、セル60はマルチレベルスレッシュホールド電圧 適用例において使用することが可能である。マルチレベル通用例に対するセル60のブログラミング(書込)、

読取及び選去期間中のハイアス条件に対する許容可能な ・範囲を以下の表点に示してある。

[00:30] [表6]

【表5】

		Hami	产工资 机。	,	
4 .56	Ey W	JE18 4—>	35	N	创订学
プロ・クラウム (オブジョンコ)	OV	Äγ	สอารถ	5 – 15V	Back to
ラログン L (オブッ, シ2)	ÖΫ	ΟV	Ş ÷3Şv	5 – 15 V	PERVO 3277
消 (オプション1)	3 15%	OV:	3-15V	5;=15 y .	37.¥ 5V
海 人 ロブションの	5 22y	ĐΨ	18'-22y	16 – 22V	οv
新	V _L 、未成	ΠV	Vic	V _{inc}	0:44; V
m 【V (マブション2)	V 70+,-0	οv	ov	V _{śs}	οŷ

【00311単一ボリトランジスタ16が結納(記憶) ゼルとして使用されている上述した実施例は共通の欠点 を有している。図2を参照すると、制御ゲート36及び ドウエル12によって形成されるP2N接合は、制御ゲート36から Nウエル12への大きく且つ不所望の電流 の流れを防止するだめに、遅パイアスされたままでなければならない。従って、制御ゲート36へ印加される電 圧は、約0.6 Vを超えてNウエル12の電圧を超える べきではない。その結果、制御ゲート36を介してフローディングゲート26へ結合される電圧はNウエル12 へ印加される電圧の大きさによって制限され、その際に トランジスタ16の性能を不必要に制限する。

【0032】本発明の別の実施例によれば、単一ポリ記憶トランジスタ7のはそのように制限されることのない性能が与えられている。次に、図12を参照すると、以下にその動作及び利点について説明する埋込制御ゲート74の構成を除いて、記憶トランジスタ7のは全での点において記憶トランジスタ15と同一であることに注意すべきである。従って、トランジスタ7の(図12)及びトランジスタ15(図1-4)に共通な全ての構成要素には適宜同一の参照番号を付してある。

[0033] トランジスタ70はNウエル12内にP型拡散領域72を有している。N型拡散領域74かP型拡散領域72内に形成されている。N型拡散領域74はトランシスタ70に対する制御ゲートとして機能し、一方足型拡散領域72は制御ゲートス4とNウエル12との

【00.34】より高速のアクセス時間とするために、記憶トランジスタアのは上述したメモリセル10,50,60のいずれがにおけるトランジスタ16を置換することが可能である。表7,8,9は、記憶要素としてトランジスタ70を使用する場合(トランジスタ16を使用することと対比して)、セル10,50,60の天々のプログラミング(書送)、消去及び読取のための許容可能なバイアス条件を示している。

【0035】 【表7】

	工家的水不工大条件										
÷ř	海大火油	祖伊ゲート	ルズ	Nウエル	制御ゲ						
プログシム)	Ο V	ον	5-150	ē_13v.	G-17V;						
ブレグラム (メブシェン2)	juy.	υV	5 - 13y-	5 – 15v	のいから 5 - 17V の間・ ランプアップ						
(オプション!! (オプション!!	9-15V	ij ŗ	S=15V)	9-15V	_ \$.Pi∓ _ 15V						
*) 失 (オプション2)	Lb - 22\	Э¥	15-22y	15 - 22γ	ov						
无 収	V _{CC} XIT	Σÿ	y _c .	Vec	OF TY						

[0036]

:				3	[表8]		
	es in	デレイン 差医学。	ルメ 医沢ゲート	≫∺≭	NATO	七 刺刺化一	
76774	Óγ	ov	*	r-15 v	กี - Jav	A - 17V	
雅 夫 (3プジョンじ)	3 J5V	o;;	Я _{(БV}	3 15V) - 12A	- 329×6 - 15V	
海 生 (オブシュンを)	16-22V	OV	15 – 22 7	15-22 V		0V	
h Q	V _{CC} 光間	CV.	œ.	Vcc	V.co.	UDDAY	

。 本の理論(シースボ戸→1V)

[0037]

				1567	
	E'y }₩	ソース 蘇斯ゲート	ソース	バウエル	セール(海岸・中
プログラル (オブシェンロ	űк	a.v	5 15Y	S ISV	5 17Y
プログラム (オプションロ	;0V	ay.	5 – 15V	5 15V	0V たら 5-17V の別へ ランプアップ
(特) 人 (才/24/0)	yai,⊱k	UY	β + 15ÿ	3-15V	- 3万五 157
当 ま オフションの	15 - 22V	VO	15 - 22V		CY
8t 11t	V _{os} £#	n'A.	λœ	V Dr.	GK 分更 A ^{EL} .

* 0万金 シープ 3年-10)

【0038】更に、記憶要素としてトランシスタフのを使用するセルキロ、50,60の実施例は、更に、マルチレベルスレッシュホールド電圧通用例とすることも可能であり、その動作は上述したものと同一である。トランシスタアの変使用するセルキロ、50,50,50のプログ

ラミング(書込)、消去及び読取用の許善可能なパイア ス条件範囲を天で以下の表示の。1.1。12世示形である。

(0039) (01)

三足的。1971天张作									
- 1 × 1	ニット版	近沢ゲート	2.7	NO.L.	制御ゲート				
ジョ グラ ム (オフション1)	QV:	ov v.	5 15V	5'-15V:	野国(Y) ランプロップ				
7 D 7 7 L (45/2 3 22)	uv	ov.	b. = 16(v)	h.=.laÿ	ray,				
耳 <u>・</u> (オファョン1)	เม—แลง 	วง	3°-16V:	3 150	-3.5 <u>2</u> -15 y				
当 去 (イブション2)	15 22V	ΟV	15 – 22 y	15 - 22V.	07				
数 (オプション1)	Ycc未在	òν	V _{es}	, cc	Uly # Ve.				
説 取 (オブション2)	V ∧	ov	ov	V cc	,ov				

[0040

18°	10: 1	ė.			(表11)	
	4.00	マンペン 変収ゲート	ジース 医振ゲート	775-3	NELL	セール 利用ゲート
7073/ 377,271	1.12	ev:	3 ÷.15V.	9−15V	3-15V	-3794 -16V
プログラ/- オブション2)	*	ov	15 - 22V	15- 2 2V	15 – 23V	OV
海 子	CV:	OV-	*	5 – 15 v	5 – 15Y	2-)2V
読 取 (アプション))		ov	ov.	Vec	V au	074∓: V∞
統 次 (オプションタ)	715-7	Oγ	ov.	ov	V. _{bc}	αv

* 印片会(ソース増生-19)

[0041]

ΙŒ	1	21

· .	*	電気的パイ	アス条件		
F- k.	但今下線	退長ゲート	ソース	ソウェル	倉頂ゲート
プログラム (オブション1)	ΰΫ	ΣΨ	5 – 15V	ร- isv	产金(A J.* (5 - 17v)
プレグラム (オブション2)	ov'	ЭΫ	ธ์ – เริ่ง	6 - 16 V	所電Vへ ランプアップ
滑 幸 (オブション1)	3-16V	ov .	3 -: 15V	3-157	- 8 乃幸 - 15V
作 元 (5:ブション2)	15 – 22 v	ov .	15 22V	45 + 22V	0V .
· · · · · · · · · · · · · · · · · · ·	V cr未初		. ^V c¢.	Vcc	ODEV.
新 (オプラジ2)	マレジャーク	20 v	ýv;	V.cc	CV

【0042】上述した実施例の効果的な動作特性は、N チャンネル単一ポリ非揮発性メモリセルを製造するため に使用する従来のプロセスよりもより簡単なプロセスに よってこのような実施例を製造することを可能としてい る。 七戊‡Dの製造について、PMOS及びNMOS園 · 辺上ランジスタ。余されらの周辺トランジスタは、例え ば、アトレステコーダ、電流検知器、選択トランジスタ 等として使用することが可能である)を有するより大型 のCMOS構成体10つについて以下に説明する。以下 の説明においてはツインウェル構成体においてセル10 を製造する場合について説明するが、以下に説明するブ ロセスは、セル1/0をNウエル構成体に形成することが 可能であるように容易に修正することが可能であること に注意すべきである。更に、以下に説明するプロセス は、単一のウエル又はツインウエル技術のいずれかを使 用してゼル50。60又は70を製造するために使用す ることが可能であり。 且つ記憶要素 としてトランジスタ 7 0を使用する実施例に対しても同様に適用可能であ

【0043】次に、図13を参照すると、構成体1.00 は、従来の方法でNウエル104及びPウエル105を形成したP型基板102を有している。Nウエル104及びPウエル105の固有抵抗及び厚さは、その中に形成すべきデバイスの所望の特性に依存する。L060sフロセスを使用して後に形成されるトランジスタを互いに電気的に分離させる分離領域を形成する。フィールド酸化映領域108は約7500人の厚さであり且つ犠牲酸化物層(不図示)は約240人の厚さであり、それらは適宜の方法によって基板102の上表面上に形成する。

【0044】例えばホトレジスト等の適宜の方法(不図示)によって構成体100をマスクする。例えばBF2等のP型ドーパントを50keVのエネルギで且つ1E14イオン数グcm2のドーズでNウェル104内へイオン注入してセル10に対する制御ケートとして機能するP拡散領域35を形成する(図2も参照)。次いて、このマスクを除去する。

【0045】ボリシリコン層をフィールド酸化物領域108及びケート酸化膜110の上表面上に付き形成し且つ選択的にエッチングして図13に示したパターンを形成する。部分1148及び116用のケートとして機能し、一方部分1188及び120申は夫々PMOS周辺トランジスタ1188及び120用のケートとして機能する。部分122は構成体100内に形成したデバイス間の相互接続体として機能することが可能である。部分26はセルエののフローティングケートとして機能する。【0046】ゼルコの及び周辺トランジスタ1144、116、118、120用のスレッシュホールド電圧注入及びチャンネルストップ注入のたの及びプロビディッグ

ゲート26をセル10の制御ゲート35から分離させる 酸化物層40及びトンネル酸化映34を形成するために 使用する処理ステップは、簡単化のために図面中には図 示しておらず本明細書においての説明は割受する。好道 実施側においては、セルオロに対するスレッシュホール。 下電圧注入としては、世集を100keVのエネルギで 且つ約2 日13イオン数/c m2 のドースで注入するが 又は誰を50keVのエネルギで且わ2m13イオン数 Zomz のドースで注入する。更に 公知の技術に従っ てゲート酸化物層110を構成することも可能である。 然しながら、注意すべきことであるが、図3aに関して 上述したように、トンネル酸化物層34内にトンネル窓。 を開口することは必要ではなく。その際にNチャンネル 単一ポリEEPROMセルを形成するために使用される 従来のプロセスと比較して少なくとも1つのマスキック ステップを節的している。注意すべきことであるが、こ わら記載した処理ステップは、ケート1・1.4、、1.1.6、 1118、120、フローティングゲート26及びコンダ クト122を形成する前に実施すべきである。

【OD 47】 次に図14を参照すると、PMO Sセル1 O及びPMO Sトランジスタ118及び120をマスク する (不図示) 。 例えば磁等のN型ドーパンドを約40 KeVのエネルギで且つ約3613イオン数人cm2の ドースでPウエル105内へ注入してN型領域114 b、115e、1166を形成する。次いで、このマスクを除去する。

【0048】 次いでNMOSトランジスタ114及び115をマスクレ(不図示)且つ例えばBF2等のP型ドーパントを約60ke Vのエネルギで且つ約7日12イオン数/cm2のドーズでNウエル104内へ注入してN領域118b,118c,120b,120cを形成する。次いで、側壁酸化物スペーサ120を従来の方法によって制御ゲート114,115,118,120、層122及びフローティングゲート26の側部上に形成する。

【0049】PMOSセル10及びPMOS周辺トランシスタ118及び120を再度マスクし、且つ、好適には選素であるN型ドーパントを80keVのエネルギで且つ5 E15イオン数 / c m2 のドーズでPウェル10 ち内へ注入して、図13に示したように、N+拡散領域114 c 、115 b 、116 c を形成する。Nー/N+拡散領域114 b / 116 c は NMOSドランシスタ114 用のソースとして機能し、Nー/N+拡散領域115 c / T15 b は NMOSドランシスタ116 用のソースとして機能し、Nー/N+拡散領域115 c / T15 b は NMOSドランシスタ116 用のソースとして機能し、10 N / N / NMOSドランシスタ116 用のドレインとして機能する。次いて、このPMOSマスクを除去する。

【9050】構成体100を再度マスクし且っフローティングケートで6のツース個及びドレイン側の側壁ズベ

~ーサ124(不図示)をディップ即ち浸漬させ且づ除去。 する。このことは、黄後のドーピングステップにおい て、セル10のソース領域及びドレイン領域(図3A) が、P-/P+拡散領域118c/118eの経度にド ープしたドレイン (EDD) 構成と対比して、P、土拡散 (構成のものであることを確保する。このマスクを除去し た後に NMOS周辺トランジスタ114及び116を マスクし且つ好適にはBF2 であるP型注入物を5.0 人 e Vのエネルギで且つ2 E 1 5イオン数/cm2 のドー スでNウエ104内へ注入してP+領域118d, 11 8e, 120d, 120e及びセル10のP*シース領 |垣20及びP+トレイン領域22 (図3参照)||を形成す *る。P-/P-拡散領域が186/1/186及び1/18 c / 1 18 e は天々 P M O S トランジスタ 1 : 1 8 の ツー ス領域及びドレイン領域として機能し、一方ピーノアナ 拡散領域1206/120d及び120c/120e は、天々、PMOSFランシスタ120のツース領域及 *びドレイン領域として機能する。

【 D.O. 5 1.3 構成体 1 D.O.のその他の部分は公知の製造 技術にしたがって完成することが可能である。

【0052】図13及び14に関して上述したプロセタは、Nーチャンネル単一ポリメモリセルを製造する場合に使用される位来のプロセスよりも必要とされるマスキングステップの数はより少ない。セル10のソース領域及びドレイン領域はPMのS周辺トランシスタ118及び120のソース領域及びドレイン領域と同時的に形成することが可能であるので、付加的なマスキングステップが節約される。更に、前に説明したように、セル10の動作はそのドレイン/Nウエル接合を機断して高い電圧を必要とすることはないので、Nチャンネルの高電圧注入は必要ではなく、それにより更にマスキングステップが除去されることとなる。このように、製造コストを減少させながらセル10を製造することが可能である。

【0053】注意すべきことであるが、上述した製造プロセスは、本発明の実施例に基づいてメモリ要素として単一ポリトランジスタアのを使用するメモリセルを構成するために容易に適合させることが可能である。更に、本発明の特定の実施例について説明したが、当業者にとって明らかなように、本発明の範囲を逸脱することなしに変更及び修正を行なうことが可能であり、従って、活付の請求の範囲はこのような変更及び修正の全てを包含すべきものである。特に、上述した本発明の利点を実現しながらバイポーラトランジスタ及びMOSドランジスタの極性を逆にすることも可能である。

【0054】本発明の更に別の実施例によれば、セル1 0.の構成を修正し且つより低い消去電圧とあることを可 %能とするために付加的な拡散領域を付加することが可能 である。セル200及びセル10に共通な構成要素には 通宜同一の参照番号を付じてある。

【00.55】図 1.5乃至20を全体的に参照すると、セ ル200は、記憶(格納)トランジスタ202と、選択 トランジスタ204と、フィールド酸化膜領域のメニよ って分離されている消去トランジスタ206とを有して いる。P+拡散領域208は記憶トランジスタ202用 のツースとして機能し、P+拡散領域2寸 Bは記憶ドラ ンジスタ202用のドレイン及び選択トランジスタ20 4用のソースとして機能し、且つP+拡散領域212は 選択ドランジスタ204のドレインとして機能する(図 18参照)、ビット線BLがコンタクト213を介して 選択トランジスタ204のドレイン21.2人結合してい、 る。P+拡散領域2.1/4及び2.1/6は、夫々、消去下ラ ンジスタ205のツース及びトレンとして機能する(図 2.0参照) コンダクト2-1 7は、消去トランジスタ2.0 6のドレイン216を消去算官に入結合させている。ポ リシリコン暦21 8は記憶トランジスタ202のフロー ティングケートとして機能し、且つポリシリコン層で2 ロは選択トランジスタ204及び消去トランジスタ2.0 5の両方に対するゲートとして機能する。バイアス電圧 をゲート220人印加すると、選択トラシジスタ204 のソース210とドレイン212との間に延在している チャンネル222を向上させ且づ谐去トランジスタ20 5のソース214とドレイン216との間に延在してい るチャンネル224を向上させる。

【0056】P型埋込拡散層226は、記憶ドランジス タ202の制御ゲートとして機能し、且つその中にP+ コンタクト領域22.8が形成されている(図15及び1 7参照)、約80乃至350人の間の厚さである酸化物 229が制御ゲート225とフローティングゲート21 8との間に設けられている。絶縁層230及び酸化物2 2.9内の開口は、P+コンタクト領域2.2.8を介して埋 込制御ゲート225と電気的コンタクト(接触)を形成 することを可能としている。トンネル酸化物層23.4 は、好通には、80乃至130本の間の厚さであり、フ ローティングゲート218とP型拡散領域21:5との間 に設けられており、それは消去ゲートとして機能して、 フローディングゲート218からP型拡散領域215人 の電子のトンネル動作を容易とさせている。ある実施例 においては、トンネル酸化物層234はフローディング ゲート 2:18 と P + 拡散領域 2:14の一部との間に延在 しており、フローティングゲート218からP+拡散領 頃21:4の一部への電子のトンネル動作を容易とさせて いる。フローティングゲート218及び制御ゲート22 5は従来のNチャンネルEEPROMセルの場合と同一 の起様でMO S コンデンサを形成している。然しなが ら、注意すべきことであるが、従来のNチャンネル単一 ポリメモリセルと異なり、セル2.0.0のよンネル酸化物。 層23.4内にはトンネル窓を開口させることは必要では 416

【0057】ゼル200はそれがプログラムされていな

い状態においては、約-4、5.0に禁しいスレッシュホ ールド亜圧Vナ を有している、セル200をブログラム 即ち書込を行なうためには、ヒットは日に及び選択ゲー ト220を接地し、一方記憶トランジスタ202のソー ス208 Nウエル12、及び済去線EL(それば、)首 ※去トランジスタ2.0.6 のドレイン2.1.6 A結合されてい。 る) を約7.2 に保持する。 ひから的1.2 2 ヘランプ、即 ち所定の勾配で上昇するプログラム電圧がP+コンタク ト領域228を介して制御ゲート225へ結合される。 制御ゲート22.6上の結果的に得られる電圧の一部がフ ローディングゲート218に対して容量的に結合され る。好適実施例においでは、制御ケート225の0から 12Vへの電圧のランプ動作の結果、約7:5Vがプロ ーティングゲート2-18に対して結合される。注意すべ。 きことであるが、その枝にしてフローティングゲート2 1.8へ結合される電圧の特容な大きさは、制御ゲート2 2.6 とフローディングゲート 2.1.8 との間の結合比に依 存する.

【0058】上述した電圧を印加すると、正に帯電されて たホールがチャンネル2/3/2を横断してツニス2/0/8か、 らトレイン210へ加速される。これらのホールはトレ イン2 10近傍の空乏領域内の電子と衝突しその際に高 エネルギ電子を発生させ、それは正に帯電されているウ ローティングゲート21/8人吸引され、空乏領域からフ ローティングゲート21日内へ注入される。その結果ブ ローティングケート2.1.8上に発生する負の重荷はチャ ンネル領域232を空乏状態とさせ且つセル200を強い 制的に深いデブリション即ち空乏状態とさせる。このよ うにプログラム即ち書送が行なわれるとセルは約1Vに 等しいVt を有する。ある実施例においては、電流制限 用装置(不図示)がビット執BLへ結合されており、プ ログラミング電流が約1000Aを超えることを防止 し、その際にプログラミング即ち書込期間中における電 力消費を制限する。

【0059】セル200は、選択ゲート200、ビット 線BL及び記憶トランジスタ202のソース208を接 地させ、一方約8Vを選去数目しへ印加させ且つ約-8 Vを制御ゲート226へ印加させることによって選去される。Nーウェル12は、選去期間中に、約接地電圧が 又はフローディング電圧に維持される。この電気的ハイアス条件は、電子をフローディングケート218からトンネル酸化物層234を介して選去ゲート215及びP+拡散領域214の一部の中へドンネル動作させ、その際に記憶トランジスタ202のスレンジュホールド電圧を約-4Vのその過常の遺去された状態の値へ復帰させる。注意すべきことであるが、選去動作期間中に、電子はフローディングゲート218から記憶トランジスタ202のチャンネル232、ソース208又はドレイン210内へドンネル動作することはない。

【0060】上述した延径でプローディングケート2-1

8を消去することにより、より低い消去無圧とすること を可能とし、且つセル200かより高い読取電流を取り 扱うことを可能とし、その際に以下に説明するように、 セル2:00の寸法を不所望に増加させることなりにより 高速で動作させることを可能としている。メモリセルに よって実現可能な読取電流の大きさは、デャジネル領域 の幅を増加させることによって増加させることが可能で あることは公知である。単一ポリメモリセルにおいて、 埋込制御ゲートへ印加される電圧とブローティングゲー トへ結合される電圧との間の比(即ち結合比)はC2/ (C1 + C2) に等しく、尚C1 はチャンネル領域の書 : 量であり且つ:C2 は埋込制御ゲートの容量である。従っ て、チャンネル領域の幅を増加させ、従ってチャンネル 領域の容量を増加させると、結合比を不所望に減少さ せ、そのごとは、千分なプログラム電圧をプローティン グゲートへ結合させるためには制御ゲードベより高い電 圧を印加させることを必要とする。結合比における迫少 は表面秩従って制御ゲートの容量を増加させることによ ってオフセットさせることが可能であるが。上述した結 一合比におけるわずかな増加であっても制御が黒下の表面。 **積を著しく増加させることを必要とし、その際にメモリ** セルの寸法を不所望に増加させることとなる。

【0051】セル200の上述した済去動作はこのトレードオフ(利益通宜)を容易とさせる。チャンネル領域232は最小の容量を有するものとなり。一方消去ゲート215が容量で3を有することとなる。パイアス条件が与えられた場合、消去動作期間中のセル200の結合比はC2/(C2+C3)である。従って、消去ゲート215の幅を最小とさせることにより、この結合比は消去動作期間中に最大とさせることが可能である。従って、セル200において消去ゲート215を使用することにより、セル20の寸法を不所望に増加させ及び/又はより高い消去を圧を必要とすることなしに、読取速度を増加させることが可能である。

【0052】セル200を読取る場合には、選択ゲート220を接地した状態で、ソース208及びハウエル12をVocとさせる。制御ゲート226は杓Vocー2Vの電圧に保持し、且つ杓Vocー2Vの読取電圧をビット線8上へ印加させる。セル200は、それがプログラムされている場合にのみ、即ちフローティングゲート218内に負の電荷が格納されている場合にのみ、チャンネル電流を築通させる。従って、フローティングゲード218が負に帯電されている場合にのみ読取電流はセル200を介して流れるので、プログラムされているセル200は従来のNチャンネルEEEROM又はプラッシュセルの特性である読取接配問題をごうむることはない。セル200が消去された状態にある場合には、フローティングゲード218上の電圧は常に下レイン210生の電

圧よりも低い。このように、セル200は消去された状態にある場合には読取接紙問題を発生することはない。 (0050)、セル200に対する上述した読取。消去及びプログラミング(書込)用のパイアス条件に対する計

ອ可能な範囲を以下の表 (3に示してある。 (006.4) (表 (3)

Ĺ	设证的 公主》2条件									
	۲	1.7 10	表头グート	y-2	N'23.	対節ケート	#ALE			
707	÷	QV	ον	6 - 8V	5 - 8Y	0℃555 12℃へ ランプ	E 8V			
iA.	3	igÿ	ov	ov	3 - 13V	בּתנה עאו –	- 15A: 3分麦.			
#i	酥	F _{cc} ##	.07/	V ja	Ves	:075≅ A ≊r£0	フロート 又::ov			

【0065】注意すべきことであるが、ホットエレクトロン注入によってプログラ公即も書込され且つ電子のトンネル動作によって選去されるPチャンネルメモリセル構成体を使用して実現されるセルコのに関して上述した利点は図15万至20に示した実施例に対しても等しく適用可能である。

【OO66】本発明の更に別の実施例によれば、PMO S単一ボリ非揮発性文モリセルは。その活性領域の一部 において、メモリセル用の消去ゲートとして機能する拡 散領域を有している。次に、図21、22A及び23を 参照すると、R型基振3 1.4内に設けられているNゥエ ル312内に8チャジネル単一ポリセル310が形成さ れており、それはPチャンネル格納 (記憶) トランジス タ31 6及びP チャンネル選択トランジスタ3 1 8を有 している。以下の説明においては、同一の構成要素に対 しては同一の符号を付してある。幾つかの実施例におい ては、Nウエル312は約700乃至1200Ω/ロの シート抵抗を有しており、且つP型基板 1 4は約5万至 100Ω・cmの固有抵抗を有している。 P + 拡散領域 3.2.0 は格納(記憶)トランジスタ3.1.6 用のソースと して機能し、P+拡散領域3:22は格納(記憶)トラン ジスタ31/5用のドレイン及び選択ドランジスタ31/8 用のソースの両方として機能し、且つP+拡散領域3.2 4は選択トランジスタ318用のドレインとして機能す る。ポリシリコンケート32.5及び3.28は、夫々、セ ル310のフローティングゲート及び選択ゲートとして 機能する。フィールド酸化膜領域329はセル310の 活性領域を画定する。

【0067】特納(記憶)トランジスタ316は、Nウエル312内に形成したP型鉱数領域330を有しており、その場合に、建つの実施例においては、P型拡数領域330は約100万至5000/ロのシート抵抗を有している。建つかの実施例においては約100万至3000/ロのシート抵抗を有するN型拡数領域332はP型拡数領域330内に形成されており且つ格納(記憶)トランジスタ316用の制御ゲートとじて機能する。制

御が一ト332内に形成したN+コンタクト領域334 は、電圧を制御ゲート332へ結合することを可能とする。約70万至十00人の厚さのトンネル酸化物層(簡単化のために図示していない)がNウエル312とフローティングゲート326との間に設けられている。 【00(581 セル310をプログラムするため、即5倍

納(記憶)トランジスタ316のフローティングケート 3.25を充電させるためには、格納(記憶)ドランジス タ316のドレイン322入約-5. 5 Vを印加した状 態で、Nウエル312を約接地電圧に保持する。ソース 320をフローティングすることを可能とした状態で、 約10Vをコンタクト33.4を介して制御ゲート3.3.2 へ供給する。制御ゲート332とフローティングゲート 3.2.5 との間の結合比は約5.0%である。従って、フロ ーティングゲート325上には約5Vが表われる。 フロ ーティングゲート325とドレイン322との間の竜圧 差がドレイン322からフローティングゲート326人 の電子のファウラー ノルトハイム(Fowler-No ridheim)トンネル動作を誘発させ、更に、P+ド レイン322に近接したチャンネル領域の一部からプロ ーティングゲート2:5内への電子のパンド対パンドのト ジネル動作によって誘発される注入を発生させ、その際 にフローティングゲート3.2.6を充電し且つ格納(記・ 馆)トランジスタ315のスレッシュホールド電圧を増 加させる。

【00.59】注意すべきことであるが、P型拡散領域330とNウエル312とによって形成されるP/N接合は、拡散領域330が約0.5Vにあるようにプログラミング期間中にJE方向ハイアスされる。このように、P型拡散領域330はプログラミング動作期間中にNウエル312と制御ゲード332が約10Vにある間にNウエル312を接地電圧にあることを可能とする。更に、Nウエル312はプログラミング期間中に的接地電圧に保持することが可能であるので、Nウエル312とP・ドレイン322での間の接合は約5~5Vの電圧差

を維持することが必要であるに過ぎない。このことは、 ドレイン接合に対してウエルを典型的に15 V以上を推 持することが必要とされる従来の単一ボリメモリセルと 比較して顕著な点である。Noエル31 2とP+ドレイ ン322との間の接合電圧を最小とすることは、不所望 な接合フレークタウン条件を発生させる危険性なしに、 メモリアレイに関連する論理回路の製造において典型的 に使用される単一ボリブロセス内にセル310の製造を 容易に組込むことを可能としている。

10070] セル310は、更に P型拡散領域340 内に形成されているN型拡散領域3.3.5を有しており、 その場合に、N型拡散領域3.3.6はゼル3 10に対する 消去ゲートとして機能する。、嫌っかの実施例において は、消去ゲート336は約100万至3000ノロのシー 一十抵抗を有しており、且つP型拡散領域3.40は約1 0 D乃至5 O O Ω / O のシート抵抗を有している。P型 拡散領域340は、以下に説明するように、消去分った 336をNウエル312から電気的に分離させている。 >注意すべきことであるが、その他の実施例においては、 本発明の技術的範囲を逸睨することなりに、消去ゲート 335及び制御ゲート332の革電型を上述したものと 反対のものとすることが可能である。 約70万至100 **Aの厚さのトンネル酸化物層(不図示)がフローティン** クゲート326と消去ケート336との間に設けられて 11.3.

【0071】格納(記憶) トランジスタ3:16を消去さ せるために、コンタクト33.4を介して約-6、50を 制御ゲート332ペ結合させる。P型拡散領域330及 び制御ゲート332によって形成されているP/N接合 は順方向バイアスされ、その場合にP型拡散領域330 上には約~5.9 Vが表われる。約~4.0 Vが P型拡 散領極3.30及び制御ゲート3.32からフローティング ゲート326へ結合される。ソース320はフローティ ング電圧に保持され且つNウエル3 12は接地される。 約8Vが消去ゲート335へ印加される。これらの電圧 条件はフローティングゲート325から消去ゲート33 6人の電子のトンネル動作を容易とさせる。消去期間中 に、約0. 5VをP型拡散領域3.4-0人結合させ、その 際ICR型拡散領域34.0及び消去ゲート33.6によって 形成されているP/N接合を送パイアスさせる。このよ うに、P型拡散領域3.4.0は消去ゲート3.3.5をNウエ ル312から分離し且つ消去ゲート330からそれを構 断してNウエル312へ電流が流れることを防止する。

(00.72) ばって、P型拡散領域340によって与えられる電気的分離は、不所望な電流が消去ゲード336からNウエル312へ流れることないに、消去期間中にNウエル312を接地電圧にとどまることを可能としている。従って、消去期間中にNウエル312とP+ドレイン322との間の電圧差を最小とすることによって、セル310は、セル310に対する関連する論理回路を構成する場合に使用されるのと同一の処理の流れを製造することが可能である。従って、セル310及びそれと関連する論理回路は同一のチップ上に容易に製造することが可能であり、その際に時間、費用及びスペースを節約している。

【0073】上述したように、セル3.10は消去動作用にファウラーノルドハイムドンネル動作を利用しており且つフログラミング即ち舎込動作のためにブァウラーノルドハイムドンネル動作及びホッドエレクドロン注入の組合わせを利用している。その結果、セル3.10は比較的低いプログラミング(舎込)及び消去電圧(天々、10V及び8.V)を必要とするに過ぎず、従ってプログラミング(舎込)動作及び消去動作期間中に殆どパワーを消費することはない。

【0074】をル310は、約0. 70を選択ドランジ スタ3.18のP+ドレイン324(即ち、ヒッド線)に 印加し且つ約3Vを制御ゲート332、P+ソース20 及びNウエル12人印加することによって訪取ることが 可能である。消去ゲート35はフローティング状態であ るか又は約3.7に保持することが可能である。注意すべ きことであるが、セル310は、プログラムされている 場合にのみ、即ちフローティングゲート326に負の電 荷が格納されている場合にのみ、読取電流を導通させ る。従って、読取電流は、フローティングゲート326 が負に帯電されている場合にのみセル310を介して流 れるので、プログラムされているセル 1、0 は、例えばフ ラッシュ及びEEPROM等の従来のNチャンネルメモ リセルの特性である読取接乱問題をこうむることはな い。セル3・10が消去状態にある場合には、フローティ ングゲート326上の電圧は常にドレイン322上の電 圧よりも低い、このように、セル3.1 0は消去状態にあ る場合には読取擾乱問題を発生することはない。以下の 表14は、セル310のプログラミング(書込)、消去 及び試取に対する電圧条件を要約したものである。

[0075]

[表14]

	海作	323	1012 922	50017 - 1 332	336	NOTE NOTE NOTE NOTE NOTE NOTE NOTE NOTE
W 44444	70254	70±k	-dav	. ye	ôv;	(iv.
	新	in part	ZF.≕K	=6.77	av	กัง
10 0 000	**	۶v	2.4	STZ.	۲- j- F	av sv

【0076】高耐久性適用制においては、セル310の 構成が問題となる場合がある。本発明者の社会するところは、セル310の製造期間中に、変化物エッチングステップが、フィールト酸化物領域に近接したトンネル酸化物の領域内に半導体業界において「ホワイトリボン」として呼ばれるものを発生する場合がある。これらのホワイトリボンは書込動作及び資金動作を譲返した後にセル310の性能を多化させる場合がある。、従って、セル310が多数回にわたり書込及び消去が行なわれる場合の本発明に基づく、建つかの実施制においては、消去含を消去ゲート336とフローディングゲート326との間に形成する。

【0077】図含4を参照すると、約200人の厚さの酸化物層33.8がプローティングゲート3.26と消去ゲート3.36との間に設けられている。従って、約70万至100人の厚さの窓部分33.8。が、図24に示したように、酸化物層33.8内に形成され、フローティングゲート3.26から消去ゲート3.36への電子のトンネル動作を容易とさせている。より厚さの厚い酸化物層3.38はセル3.10の製造期間中にホワイトリボンを形成することを防止し、従って、セル3.10の耐久性及び信頼性を増加させる。

【0078】その他の実施例においては、消去ゲート様成を多少修正することが可能である。図228日示したこのような1つの実施例においては、P型拡散領域34日を除去することが可能であり、その場合、消去ゲート336を直接的にNウエル312内に形成する。食車なシリコンの表面検を節わすることになるが、電気的分離用拡散領域34日が存在しないことは、消去ゲート336の電圧がNウエル312の電圧と同一となる。従って、図228の実施例においてはビットモード及びバイトモードの消去が可能なものではない。何故ならば、Nウエル312内に形成した各セル31日の消去ゲート3

3.6は必然的に同一の電圧、即ちNウエル312の電圧にあるからである。図22C及び22Dは本発明の更に別の2つの実施例を示している。図22Cにおいては、消去ゲート335eは、N型拡散領域ではなくP型拡散領域である。注意すべきことであるが、この実施例においては、消去ゲート335e及びNウエル31,2によって形成されるPZN接合は各場に順方向バイアスさせることが可能であり、そのことは、不所望に消去ゲート335eからNウエル312への電流の流れを発生させる。図22Dにおいては、消去ゲート構成体335は全く除去されている。

『ロロ79』読取連度よりも寸法がより顕著であるその 他の実施例においては、格納(記憶) ドランジスタ3-1 6のチャンネル幅をその通常の幅である約1乃至5 pm から最小で約0.3乃至0.7μmへ減少させ且つ消去 ケート33.5を除去することが可能である。このような 実施例においては、モデがフローティングゲート325 からP+ドレイン322、ソース320及びNウエル3 1.2ペトンネル動作するということを除いて、上述した 如くにプログラム(書込)、消去及び読取が行なわれ る。消去ゲート335の除去と結合してチャンネル幅に おける減少は、最大でセル寸法を30%減少させること を可能とする。勿論、 このセル寸法の選少は読取速度が 遅滞化する犠牲において得られるものである。本発明者 の知得したところによれば、このようなセルオ法におけ る減少は、読取電流が約5 D v A未満である場合に保証 され且つ性能速度に与える影響が最小である。このよう な寸法を選少させたセルのプログラミング(書込)、消 去及び読取用の許容可能な電圧条件は以下の表 1.5 に示 してある.

[0080]

[表:15]

果本		シーズ 320	ドンイン 325	与(相+***) S12	312		
<i>3</i> ≥ %	74	ブロート	≐65¥	ine	gr -		
ħ	7	8V	ŔV	€57	ev ev		
84	取	sy.	2V	(3 0°)	j av		

【0081】注意すべきことであるが、更にその他の実施例においては、消去ゲート336からフローティングゲート326への電子のトンネル動作を容易とさせるために例えば「8V等の負のパイアス電圧を消去ゲート336へ印加させた状態で、例えば0V等の充分に正の電圧を制御ゲート332を介してプローティングゲート326へ結合させることによってセル310をプログラム即5番込を行なうことが可能である。同様の態様で、基づかの実施例においては、プローティングゲート326から結納(記憶)トランジスタ316のP+ソース320及びP+ドレイン322近傍のNウェル310を消去させることが可能である。

【0082】セル310は、図25に示したように、メ モリアレイ350内に狙込むことも可能である。理解す へきことであるが、アレイ350は、図25において、 **簡単化のために単に2つのセット(即ち列)の2つのワ** ード(即ち行)を有するものとして示されているに過ぎ ない。実際の実施形態においては、アレイ350は、通 常、多数のビットの多数のワートを有するものである。 セル310a-310はの各々は、例えばNウエル31 2等の共通のNウエル内に形成され、且つ各々はそのP + ソース320を共通のソースノード 05人結合させ る。各選択トランジスタ3.18の円+ドレイン32.4は ヒット森BLのうちの関連する1つへ結合されている。 注意すべきことであるが、セル3 1/0 a + 3 1 0 a は、 図25において、制御ゲード326及び消去ゲート33 5が存在することを例示するために2ゲート表示を使用 して図示してある。 共通の行における選択ゲート3.2 8、即ち選択トランジスタ318のケートは、消去選択 トランジスタ35/2のゲート人結合されており、トラン ジスタ352のソースは消去ゲート電圧 EG へ結合され

【0083】例えばセル310sをプログラム即ち書込 を行なうためには、ビット森BL(を約一.6. 5) に保 持し、その他の全てのヒット袋(例えば、B L2)をフ ローティング状態とさせ、且つ消去が一下選択電圧EG をOVに保持する。選択ケート電圧5円(を約-8.5) Vに保持し、且つ、関連する選択トランジスタ3,1.8及。 び関連する消去トランジスタ352をターンオンさせる 場合に、選択したセル310mのドレイン322及び消 去ゲート336を夫々約-6. 5以及びロVとさせる。 選択されなかったセル310.(例えば、セル310.6) のドレイン3/2/2はプローティング状態にある。制御ゲ ートピット線CGB が接地電圧とされて制御ゲート選択 トランジスタ3.5.4 をターンオンさせる。セル3.1.0 a と関連する制御ゲートワード線 CGW は約10V とき れ、その際に、上述したように、約50を選択されたセ ル3109のフローティングゲート326人結合させ る。このように、アレイ350のセル310はビット毎。 にプログラム即ち書込を行なうことが可能である。 アレ イ350のセル310のプログラミング(書込)、消去 及び読取を行なうために電圧条件の要約を以下の表 1:6 に示してあり、尚とはフローディング電圧を表わしてい る.

〔0084〕 【表15】

	ık j	モル	2 R	SG	.ane.	CG3	.cc.	2G	<i>7</i> -3	H > ±3
フロク	ب ا ر	Z R		~85	÷£6	0.6	9.	F	É	Ď.
₹ Li ⊅	74	ir ærr	回一行	o.s	6.5	n.s	74 5	17	É	D.
フレク	ラム	JFXHR	n-y	- 2.6	r,	8	ō	F	Ę	0
猴	4	基 収		lo:	F	6.5	6.5	ε	18	T.
A .	4	非器規	៧-ក	0.5	r	8-5	16	ti .	ie ,	15
in.	=	N EER	₽ (3)	ોંગે		0.5	- 6.5	F	ñ	F
3 E (ИÇ	∄ K		Ç.J	0.7	9. 5	à	I.	3	3
mā.	B t	非型択	同律	3	0.7	О.Б	ä	F	3	3
Ďų.	Rtz.	非典於	:[]		P.	0.5	8	T.	3	' o '

【ロロ 8 5 】以上、本発明の具体的実施の態様について 詳細に説明したが、本発明は、これら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を逸眺す ることなりに種々の変形が可能であることは勿論であ る。

【図面の簡単な説明】

【図1】 本発明に基づくPMO/S単一ポリフラッシュンセルを示した概略平面図。

【図2】 図1のセルをA-A換に沿ってとった蝦・斯

【図3.本】。図1のゼルのBーB線に沿ってとった概略。 断面図

【図3.8】 図1:のセルのB-B線に沿ってとった概略 断面図。

【図4】 図1のセルのC- C袋に沿ってとった概略断 面図。

【図5】 本発明に基づくPMOS単一ポリEEPROMでルを示した概略楽面図。

【図5】 図5のセルのモーE執に沿ってとった根味断面図。

【図7】 図5のセルのF-FQに沿ってとった钒時断面図。

【図8】 本発明の別の実施例に基づく PMOS単一ボリメモリセルを示した概略平面図。

【図9】 図8のセルのG-G線に沿ってとった概略断

【図10】 「図8のを炒のHiH類に沿ってとった概略」 服所図

【図 1 1】 「図8のセルの」 - 1、異に沿ってとった概略 ・断面図。

【図12】 本発明の更に別の実施例に基づくメモリセルを示した概略断面図。

([図1:3] 本発明に基づくアチャンネル単一ポリメモリセルを製造する場合の一段階における状態を示した概略断面図。

(図)4) 本発明に基づくピチャジネル単一ボリメモリをルを収集する場合の一段階における状態を示した概。 時断面図。

【図15】 本発明に基づく消去ゲードを具備するFMOS単一ポリンモリ装置を示した概略手面図。

【図1.6】 図4.5の装置のAA-AA袋に落ってとった機時断面図。

【図 1 7】 図 15 の装置の B B - B B 段に沿ってとった概略断面図。

【図18】 図15の装置のCC-CC線に沿ってとった概略断面図。

【図 1 9】 図 1:5 の装置の D D - D D線に沿ってとった概略断面図。

【図20】 図 15の装置のEE-EE線に沿ってとった概略断面図。

【図21】 本発明に基づくPMOS単一ポリ非揮発性メモリセルの概略平面図。

【図2.2A】 図1のセルのA-A線に沿ってとった概略断面図。

【図22B】 本発明のその他の実施例に基づくセルを示した機略断面図。

【図2.2.C】 本発明のその他の実施例に基づくセルを 示した概略断面図。

【図22D】 本発明のその他の実施例に基づくている 示した機器断面図。

。[図2:3] 図 1:のセルの8 - B線に沿ってとった概略。 断面図。

【図24】 本発明の別の実施例に基づくPMO・S単一ボリセルの一部を示した概略断面図。

【図25】 本発明のPMOS単一ポリセルを使用した メモリアレイ構成体を示した概略図。

【符号の説明】

10 ドチャンネル単一ポリメモリセル


1.2 NOIN

1"4" P型基板


1.6 Pチャンネル格納(記憶) トランジスタ 1.8 Pチャンネル選択トランジスタ 2.0, 2.2, 2.4 P+拡散領域 2.6, 2.8 ポリシリコンケート

3 4 トンネル酸化物度 3 8 コンタクト領域 4 0) 酸化物度


(Z 1)




[2,2:]





[23A]





[図 17]















(Ø7)





(8 B)














(2 1.3)




[図14]




[2228]







[318]




(Ø 19)







(S21)




[图 5 5 C]







[BSD]



[23]





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.